สมรรถนะเชิงเปรียบเทียบของชุมสายเอทีเอ็ม

ATM เป็นการทำให้โหมดการส่งผ่านง่ายเข้า โดยอยู่บนพื้นฐานของ ATM สวิทช์ (เซลล์สวิทช์) ซึ่งส่วนควบคุมการไหลของข้อมูลและควบคุมข้อผิดพลาดไม่ได้เกิดขึ้นในโครงข่าย ATM เส้นทางภายใน ATM สวิทช์ ถูกกระทำบนพื้นฐานของ VCI (Virtual Circuit Identifier) และ/หรือ VPI (Virtual Path Identifier) ถูกรวมอยู่ในเซลล์ header ปัจจัยหลัก 2 ประการที่มีผลต่อหน้าที่ของโครงสร้าง ATM สวิทช์ คือ
1. ความเร็ว ซึ่งสูงมากในการปฏิบัติการเป็นผลมาจากการจำกัดฟังก์ชั่นของ header ด้วยการจำกัดขนาดของเซลล์ให้มีขนาดเล็ก
2. คุณสมบัติทางสถิติของ ATM traffic การเคลื่อนที่ของเซลล์ ATM จากช่องสัญญาณ ATM ลอจิกที่ทางเข้าไปยังทางออกหนึ่ง ๆ แสดงคุณสมบัติโดย (1) พอร์ททางกายภาพของอินพุท/เอาท์พุท โดยตัวมันเองถูกนิยามโดย VCI และ/หรือ VPI
ในงานวิจัยจำนวนมากได้อธิบายเกี่ยวกับโครงสร้างของ ATM สวิทช์ บางส่วนสร้างขึ้นแล้ว และบางส่วนยังอยู่ภายใต้การทดลอง ไม่มีโครงสร้างใดแยกประเภทไว้ในทิศทางเดียวกัน เท่าที่รู้มายังไม่มีการแยกประเภท ATM สวิทช์ใด ๆ อย่างเป็นทางการด้วยซ้ำ
มีผู้รู้บางคนได้เสนอไว้ 3 ชนิด คือ shared-memory, shared-medium และ space-division แต่ก็ไม่ได้อธิบายถึงลักษณะอื่น ๆ ของสวิทช์ เช่น ในชนิด shared-medium เราไม่ทราบว่าเทคนิคการสวิทช์แบบใดที่จะเป็นเส้นทางหลักในโครงสร้าง อาจจะเป็นรูปแบบของการบล็อกการควบคุมจากศูนย์กลางและการวางตำแหน่งของบัฟเฟอร
ผู้เชี่ยวชาญอีกรายกล่าวถึงชนิดของ Blacking และ Non-blocking ขณะที่บางคนสนใจเฉพาะบัฟเฟอร์สำหรับชนิด space-division เท่านั้น
ในบทความนี้จึงขอแนะนำทฤษฎีทั่วไปแบบใหม่สำหรับการแยกประเภท ATM สวิทช์ ซึ่งอยู่บนพื้นฐานของตัวแปร 6 ตัว อันได้แก่
(1) การเชื่อมต่อภายในสวิทช์
(2) การควบคุมสวิทช์
(3) เทคนิคการสวิทช์
(4) การวางตำแหน่งบัฟเฟอร์ในอุปกรณ์สวิทช์
(5) มีการบล็อกภายในสวิทช์
(6) โครงสร้างสวิทช์

การแยกประเภทของ ATM สวิทช์

การออกแบบโครงสร้าง ATM สวิทช์ที่แตกต่างกันสามารถทำได้โดยอยู่บนพื้นฐานของมาตรฐาน คือ (1) การส่งผ่านข้อมูลความเร็วสูง (>1 Git/s) (2) มีค่าหน่วงเวลาน้อยมาก (เฉพาะสำหรับ isochronous traffic (3) ความน่าจะเป็นของการสูญเสียต่ำ (<10-9) (4) บริการแบบหลายจุด (5) Modularity และ (6) ราคาอุปกรณ์ต่ำ ด้วยเหตุผลเหล่านี้ ATM สวิทช์ควรจะมีพื้นฐานอยู่บนโครงสร้างแบบขนาน
มาตรฐานที่ใช้สำหรับแยกประเภทโครงสร้าง ATM เราอาจสรุปได้ 6 จุดด้วยกัน ได้แก่

ลิงค์ (Link)

เราสามารถนิยามการเชื่อมต่อภายใน ATM สวิทช์ได้ 2 ชนิด คือ (1) dedicated link เป็นการเชื่อมต่อระหว่างอุปกรณ์สวิทช์ ซึ่งถูกใช้อย่างจำกัด โดยการติดต่อสื่อสารหนึ่งครั้ง ณ เวลาหนึ่ง (2) statistical link อาจจะถูกใช้โดยผู้ใช้ทุกคน โดยจะมีประสิทธิภาพมากตราบเท่าที่ยังมีความยืดหยุ่นของแบบสวิทช์เข้ามาเกี่ยวข้อง ข้อเสียคือผลที่จำกัดของการส่งผ่านและผลตอบสนองทางเวลา

การควบคุม

หมายถึงการควบคุมเซลล์ภายในโครงสร้างสวิทช์ การควบคุมนี้ถูกกระทำบนทางเดินเซลล์ เนื่องจากต้องจำกัดอุปกรณ์ VLSI ดังนั้นเราจึงต้องการที่จะกระจายการควบคุมภายในโครงสร้าง ATM สวิทช์กลไก "Self-Routing" ใน Banyan สวิทช์เป็นตัวอย่างที่ดีของการกระจายการควบคุมเส้นทาง ซึ่งถูกกระทำในแต่ละอุปกรณ์สวิทช์ตามทางเดินทั้งหมดจากอินพุตพอร์ทไปยังเอาท์พุทพอร์ทของ ATM สวิทช
อัลกอริทึมของเส้นทางทำงานด้วยการบรรจุข้อมูลต่าง ๆ ลงในส่วนที่ต่อท้าย header ไปยังเซลล์โดยการควบคุมทั่ว ๆ ไป =ภายใน โครงสร้างสวิทช์ใน DQDB สวิทช์ การควบคุมถูกกำหนดด้วยวิธีการกระจายด้วยเหมือนกัน

เทคนิคการสวิทช์

สามารถแบ่งออกเป็น 5 ประเภท คือ (1) space division (2) การกรองตำแหน่ง (Address Fitering) (3) การเปลี่ยนแปลง Time Slot (4) FDM และ (5) เทคนิคการผสมสวิทช์ อย่างไรก็ตาม TDM เป็นพื้นฐานสำหรับทุก ๆ ชนิดของเทคนิคการสวิทช์

1) Space Divison ATM switches

ในโครงสร้างชนิดนี้ ไม่จำเป็นต้องมีการติดต่อของหน่วยความจำที่ความเร็วมากกว่า 2 เท่าของความเร็วบนเส้น ยิ่งไปกว่านั้นการควบคุมสวิทช์ไม่ต้องการถูกควบคุมจากส่วนกลาง แต่อาจเป็นไปได้สำหรับอินพุทที่มีทางเดินแตกต่างกันเพื่อใช้สวิทช์ในเวลาเดียวกัน ทั้งหมดถูกใส่ที่ตำแหน่ง ซึ่งเกิดการขัดแย้งกัน หรือไว้ที่ด้านบนของตำแหน่ง space-division ซึ่งมี 2 ชนิด คือ Crossbar สวิทช์ และ Banyan-based สวิทช์

2) การกรองตำแหน่ง (Address Fitering)

เซลล์ทั้งหมดที่มาถึงบนเส้นอินพุทจะถูกมัลติเพล็กซ์ไปยังตัวกลางความเร็วสูง ซึ่งทำให้แบนด์วิดท์รวมเท่ากับ N เท่าของความเร็วเส้นอินพุทหนึ่งเส้น เซลล์ทั้งหมดจะถูก demultiplex โดยการช่วยเหลือของตัวกรองตำแหน่งที่จุดเชื่อมต่อกับเอาท์พุท ตัวอย่างของสวิทช์ชนิดนี้คือ "ATOM สวิทช์" (ATM Output-buffer Modular Switch)

3) การเปลี่ยนแปลง Time Slot

เป็นเทคนิคชั้นเยี่ยม โดยเฉพาะในดิจิตอลสวิทช์ หรือ SPC (Stored Program Control) สวิทช์ใน ATM สวิทช์เซลล์ทั้งหมดที่เข้ามาและออกไป จากโครงสร้างสวิทช์จะถูกจัดกลุ่มในคำสั่งควบคุมโดยอัลกอริทึมส่วนกลาง ขึ้นอยู่กับโครงสร้างสวิทช์ ตัวอย่างของเทคนิคการสวิทช์ชนิดนี้คือ COPRIN หรือ Prelude สวิทช์ ซึ่งเสนอโดย CNET จากฝรั่งเศส อันเป็นหนึ่งในสวิทช์แบบแรก ๆ

4) FDM (Frequency Division Multiplexing)

เทคนิคการสวิทช์แบบนี้ได้รับความสนใจมาก จากเครื่องมือ Photonic Switch ซึ่งอยู่นอกเหนือจากขอบเขตของบทความนี้ เส้นทางของเซลล์ทั้งหมดจะใช้ความแตกต่างของความถี่มาช่วย

5) การผสมเทคนิคต่าง ๆ ของสวิทช์

ATM สวิทช์อาจจะเป็นพื้นฐานของเทคนิคการสวิทช์ทั่วไป เช่นตัวอย่างของโครงสร้าง Knock out Switch ซึ่งมี N 2 เส้นทางที่ไม่ต่อเนื่องกันระหว่างอินพุททั้งหมดและเอาท์พุตทั้งหมด อันเป็นชนิดหนึ่งของเทคนิคแบบ N:L concentrator (ตัวรวม) ซึ่งเลือก L เป็นทางออกของเซลล์ทั้งหมดระหว่าง N ทางเข้าของเซลล์ทั้งหมด ค่า L จะไม่ใหญ่มากเพื่อที่จะให้เกิดการสูญเสียต่ำ สำหรับอัตราการสูญเสีย 10-6 เราต้องการ L=8 สำหรับโหลด 0.9

การบัฟเฟอร์ในอุปกรณ์สวิทช์

M.G.Hluchyj และ M.J.Karol ได้แยกประเภทของอุปกรณ์สวิทช์เป็น 4 รูปแบบ คือ (1) การจัดลำดับทางอินพุท (2) ไม่มีการจัดลำดับทางอินพุท (input smoothing) (3) การจัดลำดับทางเอาท์พุท และ (4) ความสมบูรณ์ของการใช้บัฟเฟอร์ร่วมกัน ในที่นี้สนใจเซลล์สวิทช์แบบ space-division เพราะในตัวของมันเองมีประสิทธิภาพสูง ซึ่งสามารถจะกำหนดขอบเขตโดยการใช้เทคนิคนี้
จริง ๆ แล้วเราสามารถนิยามรูปแบบทั่วไปได้มากกว่านี้ เพื่อที่จะใช้ในการแยกประเภทของโครงสร้าง ATM สวิทช์ ในที่นี้เราจะใช้เพียง 5 แบบคือ (1) การจัดลำดับทางอินพุท (2) การจัดลำดับทางเอาท์พุต (3) การจัดลำดับทั้งทางอินพุทและเอาท์พุต (4) การใช้บัฟเฟอร์ร่วมกัน และ (5) ไม่มีบัฟเฟอร
อุปกรณ์สวิทช์ใน ATM สวิทช์สามารถพิจารณาว่ามี N อินพุท และ N เอาท์พุท และทำงานด้วยความเร็ว C เท่า โดยเปรียบเทียบกับความเร็วของเส้นอินพุทหรือเอาท์พุท โดย 1ที่ C อาจเรียกว่าความเร่ง (speed-up) ของอุปกรณ์สวิทช์ดังรูปที่ 1

เรามาดูต่อไปว่าจะจัดระบบบัฟเฟอร์ที่อุปกรณ์สวิทช์ได้อย่างไร ความเร็วที่เพิ่มขึ้นมีผลกระทบกับการจัดระบบนี้ เราสามารถแยกเป็นกรณีดังนี้
ถ้า C=1 (ความเร็วของสวิทช์จะมีค่าเดียวกับความเร็วของอินพุทหรือเอาท์พุท) จะมีเพียงเซลล์เดียวที่เวลาหนึ่งสามารถไปถึงเอาท์พุทที่กำหนด ในกรณีนี้ถ้ามีเซลล์มากกว่าหนึ่งเซลล์เข้ามาจากอินพุทที่แตกต่างกัน และพยายามที่จะไปยังเอาท์พุทเหมือนกัน เซลล์เหล่านี้จะคอยจนกระทั่งถึง time slot ถัดไป ยกเว้นถ้ามีเซลล์เดียวก็ไม่ต้องคอย ดังนั้นจึงต้องการอินพุทบัฟเฟอร์มาจัดตำแหน่งของเซลล์ให้อยู่อย่างเหมาะสม เพื่อให้แก้ไขในส่วนที่เกิดการช่วงชิงทางเฟสผิดพลาด
ถ้า C=N หมายถึงใน 1 time slot เซลล์ทั้งหมดจากทุก ๆ อินพุทสามารถที่จะส่งผ่านไปยังเอาท์พุทหนึ่ง ๆ ที่กำหนด โดยปราศจากการช่วงชิงใด ๆ ซึ่งเสมือนเอาท์พุทบัฟเฟอร์ให้ประสิทธิภาพสูงสุดในกรณีนี้ เราจึงต้องการเฉพาะเอาท์พุทบัฟเฟอร์เท่านั้น
ถ้าความเร็วที่เพิ่มเท่ากับ C โดยที่ 1 < C < N ในกรณีนี้เห็นได้ชัดว่าเราต้องการทั้งอินพุทและเอาท์พุทบัฟเฟอร์
สามารถเพิ่มอุปกรณ์โดยยอมให้มีการกำหนดอินพุทและเอาท์พุทบัฟเฟอร์
ไม่มีบัฟเฟอร์
1) การเข้าคิวทางอินพุท

บัฟเฟอร์ได้ถูกวางตำแหน่งไว้ที่อินพุทของ nonblocking switch ดังรูปที่ 2 เซลล์ทั้งหมดได้เข้าไปยังเอาท์พุทพอร์ทที่เหมือนกัน ทำให้เกิดการช่วงชิงขึ้น จะมีเพียงเซลล์เดียวที่ได้รับอนุญาต ณ เวลาหนึ่งส่วนเซลล์ อื่น ๆ ต้องคอยจนกระทั่งถึง time slot ถัดไป กรณีนี้ได้พิสูจน์แล้วว่า การส่งผ่านสูงสุด มีค่าเท่ากับ 0586 เมื่อ N มีค่ามาก ๆ
2) การเข้าคิวทางเอาท์พุท

บัฟเฟอร์ของโครงสร้างสวิทช์ถูกวางในตำแหน่งเอาท์พุทเช่นเดียวกับการเข้าคิวแบบ FIFO ซึ่งจะมีความเร็วภายในเท่ากับ N เปรียบเทียบกับความเร็วทางอินพุทและเอาท์พุท เซลล์ทั้งหมด จะเข้ามาที่ time slot เดียวกัน และอาจจะใช้เป็นทางเดินไปยังเอาท์พุท ปัญหาการช่วงชิงจึงไม่เกิดขึ้น การดำเนินการเช่นนี้จะมีความยุ่งยากมากกว่า ถ้าโครงสร้างสวิทช์มีขนาดใหญ่ เรายังสามารถเตรียมเอาท์พุทบัฟเฟอร์ในหนทางอื่นได้อีก ยกตัวอย่างเช่น ใน Knock out switch ต้องการ N:L concentrator ที่แต่ละเอาท์พุทเพื่อลดจำนวนของบัฟเฟอร์
3) การเข้าคิวทางอินพุทและเอาท์พุท

ในกรณีที่ 1 < c < N ดังรูปที่ 4 ซึ่งเป็นกรณีที่เหมาะสมสำหรับการดำเนินงาน ที่เราไม่ต้องการความเร็วสูงมากนักในอุปกรณ์สวิทช
4) การใช้บัฟเฟอร์ร่วมกัน

รูปที่ 5 ได้เสนอการใช้บัฟเฟอร์ร่วมกัน ซึ่งได้แยกประเภทชนิดของสวิทช์ออกเป็น 2 แบบตามเส้นทางการแบ่งหน่วยความจำ ซึ่งสามารถแยกประเภทได้ดังนี้
การแบ่งอย่างสมบูรณ์ (complete partitioning) โดยหน่วยความจำจะถูกแบ่งออกจากกันให้กลายเป็น N บัฟเฟอร์
full sharing โดยที่การเข้าคิวทั้งหมด สามารถแบ่งที่ปลายหน่วยความจำ ซึ่งสามารถออกแบบบัฟเฟอร์ชนิดนี้ เช่นเดียวกับเอาท์พุทบัฟเฟอร
ขนาดของหน่วยความจำอาจจะถูกลดโดยการเปลี่ยนจาก complete partitioning ไปเป็น full sharing ทั้งหมดนี้มาจากความจริงที่ว่า เซลล์ทุกเซลล์สามารถแบ่งได้บนพื้นที่ทั้งหมดในหน่วยความจำเช่นเดียวกับอัตราการสูญเสียของเซลล์จะถูกลดลงในกรณีต่อมา
5) ไม่มีการบัฟเฟอร์
ในกรณีนี้เราไม่ต้องการบัฟเฟอร์ใด ๆ อย่างในกรณีก่อนหน้านี้ throungput ถูกจำกัดอยู่ที่ 0.586 ซึ่งค่านี้เป็นค่าเดียวกับกรณีของอินพุทบัฟเฟอร์ เมื่อเซลล์ทั้งหมดเกิดการสูญเสียในขณะเกิดการช่วงชิงของเฟส เห็นได้ชัดว่าอัตราการสูญเสียของเซลล์มีค่าสูงเพราะไม่สามารถทำให้เซลล์ทั้งหมดไม่มีการสูญเสียในขณะเกิดการช่วงชิงในช่วง time slot ถัดไป
การเปรียบเทียบระหว่าง 5 ประเภท ของโครงสร้างสวิทช์ได้อธิบายไว้อย่างคร่าว ๆ บทสรุปหลัก ๆ คือ (1) การเข้าคิวทางอินพุทเป็นโครงสร้างอย่างง่าย โดยที่ความเร็วการส่งถูกจำกัดที่ 0.586 (2) การเข้าคิวทาง เอาท์พุทได้รับ Throughput/delay ดีที่สุด โดยการทำการแยกบัฟเฟอร์ที่แต่ละเอาท์พุท โดยมีการกระทำที่ดีที่สุดอยู่ที่จุด C=4 (4) การใช้บัฟเฟอร์ร่วมกันโดยต้องการหน่วยความจำความเร็วสูง ซึ่งอาจจะเป็นไปไม่ได้สำหรับอุปกรณ์สวิทช์ขนาดใหญ่ สำหรับ complete partitioning ประสิทธิภาพจะคล้ายกับเอาท์พุทบัฟเฟอร์ (5) ไม่มีบัฟเฟอร์ คือ ไม่ต้องการหน่วยความจำใด ๆ ที่อุปกรณ์สวิทช์ทั้งหมด ซึ่งมีอัตราการสูญเสียของเซลล์สูง

การบล็อกในโครงสร้างภายในสวิทช์

Y.Oie ได้จัดกลุ่ม ATM ออกเป็น 2 กลุ่ม คือ (1) blocking switches (2) nonblocking switches นิยามของ "blocking" ในที่นี้จะเป็นการบล็อกภายใน หมายความว่าภายในหนึ่ง time slot จะมีการช่วงชิงมากกว่าหนึ่งเซลล์ สำหรับการลิงค์ภายในที่เหมือนกัน การบล็อกทางเอาท์พุทจะเกิดขึ้นเมื่อมีเซลล์มากกว่าหนึ่งเซลล์ส่งไปยังพอร์ทเอาท์พุทที่เหมือนกัน
ในความเป็นจริงแล้ว การแบ่งแยกออกเป็นประเภทเหล่านั้นสามารถมองเช่นเดียวกับกรณีพิเศษของประเภทอื่น ๆ เช่น การเข้าคิวทางอินพุทของ Hluchyj และ Karol หรือ ชนิด space-division ของ F.A.Tobagi ในกรณี nonblocking switch ที่ปราศจากบัฟเฟอร์ทางอินพุท

โครงสร้างสวิทช์

M.Liatanti และ A.Roveri ได้นำเสนอ ATM สวิทช์โดยแบ่งโครงสร้างเป็น 2 รูปแบบ คือ (1) Single stage (2) Multistage
ในโครงสร้าง ATM สวิทช์แบบ Single stage เซลล์จะถูกสวิทช์ในเฟสเดียว ขณะที่ multistage switch เซลล์จะถูกสวิทช์ผ่านเฟสจำนวนมาก โดยความหมายทั้งหมดของการจัดการร่วมกันของอุปกรณ์สวิทช์ทั่ว ๆ ไปใน stage ที่มีการติดต่อกันในมุมมองทั่ว ๆ ไปใน single stage ATM สวิทช์ จะให้ค่าประสิทธิภาพของ Throughput/delay ดีที่สุด เพราะมีความหน่วงที่เกี่ยวข้องกับความแออัดทางเอาท์พุทเท่านั้น ไม่มีความแออัดภายในเหมือนกับในกรณีของ multistage ATM สวิทช์
ผลลัพธ์ที่น่าสนใจสำหรับกรณี multistage มีดังนี้

ตัวอย่างการแยกประเภท

3 ATM สวิทช์ได้มีการนำขึ้นมากล่าวอย่างละเอียดดังตัวอย่าง
DQDB Switch (Distributed Queue Dual Bus)
นำมาใช้โดยคณะกรรมการของ IEE 802.6 ดังเช่น ได้เสนองานของ MAN (Metropolitan Area Network) DQDB สวิทช์สามารถจัดอยู่ในจำพวก ATM สวิทช์ เพราะมีโครงสร้างที่เหมือนกันกับโครงสร้างของเซลล์ ATM โครงสร้าง DQDB สวิทช์ ประกอบด้วยส่วนหลัก ๆ ของบัสแบบสองทางดังแสดงในรูป 6

ทุก ๆ สถานีสามารถสื่อสารกับสถานีอื่น ๆ โดยการส่งข้อมูลบนบัส A หรือบัส B ขึ้นอยู่กับความเหมาะสมของสถานีรับ slot generators จะส่งเซลล์ที่ถูกจำกัดความยาว โดยใช้เทคนิค asynchronous streams ซึ่งเป็นเทคนิคที่ยากมาก แต่ละสถานีจะเก็บจำนวนเซลล์ ATM ทั้งหมดที่คอยที่ทางเข้าในหน่วยความจำสถานะปัจจุบัน
ส่วนตัว counter จะถูกยกเลิกเมื่อมีความต้องการหนึ่ง ๆ จากสล็อทที่ว่างที่ผ่านสถานีในหนึ่งทิศทาง (เช่น downstream) และเพิ่มความต้องการหนึ่ง ๆ เข้าไปในแต่ละสล็อท ด้วยบิทเฉพาะ "request control" เป็นการชี้ให้เห็นว่า โหนดมีเซลล์ที่คอยสำหรับการส่งผ่าน ถ้าบิทแรกเป็น "busy bit" แสดงว่า slot มีข้อมูลบรรจุอยู่เต็มเมื่อ "request counter" เท่ากับศูนย์ สถานีสามารถส่งเซลล์ในสล็อทแรกด้วย "busy bit" เท่ากับศูนย์ ความเหมาะสมเช่นนี้แสดงว่าสถานีด้าน down stream ไม่ต้องการสล็อทว่าง
ATM สวิทช์ ชนิดนี้ประกอบด้วย (1) Statistical Link เพราะว่าทุก ๆ สถานีใช้ 2 บัส เหมือนกัน (2) กระจายการควบคุม เพราะการควบคุมจะถูกกระจายไปทุก ๆ สถานี (3) การคัดเลือกตำแหน่ง (Address Filtering) ใช้สำหรับเทคนิคการสวิทช์ เพราะการสวิทช์นี้ขึ้นอยู่กับข้อมูลที่ถูกบรรจุอยู่ใน header (4) อินพุทบัฟเฟอร์เพราะเซลล์ทั้งหมดจะเก็บไว้ที่สถานีส่งก่อนที่จะมีการส่งออกไป (5) รูปแบบการบล็อคเพราะว่าสถานีไม่สามารถส่งเซลล์ ATM เมื่อสล็อททั้งหมดยังไม่ว่าง (6) Single Stage เพราะการส่งถูกกระทำใน 1 step ระหว่างสถานีส่งและสถานีรับ

Banyan Switch

Banyan สวิทช์ประกอบด้วยอุปกรณ์สวิทช์แบบ n x n ดังแสดงในรูปที่ 7
จำนวนของ stage สัมพันธ์กับจำนวนอินพุท/เอาท์พุทพอร์ททั้งหมด โดยความสัมพันธ์
S = logn N
ซึ่ง S = จำนวนของ stage ทั้งหมด
N = จำนวนทั้งหมดของอินพุท/เอาท์พุท พอร์
n = ขนาดของอุปกรณ์สวิทช์ (จำนวนของอินพุท/เอาท์พุต พอร์ท)
ในรูปที่ 7 เป็นการแสดง Banyan สวิทช์แบบ 8 x 8 ซึ่งประกอบด้วย 2 x 2 SE นิยามของ Banyan สวิทช์ ได้รวมถึงการประยุกต์รูปแบบทางเดินเฉพาะ ซึ่งถูกเรียกว่า "Self Routing" การเคลื่อนที่ของเซลล์ทั้งหมดผ่าน Banyan สวิทช์ ถูกควบคุมโดยตำแหน่งปลายทาง ซึ่งต้องเป็นรูปแบบเฉพาะสำหรับทุก ๆ เอาท์พุทพอร์ทของสวิทช์ การเคลื่อนที่นี้สามารถหาได้ใน S ขั้นตอนในแต่ละขั้นตอนอุปกรณ์สวิทช์จะหาตัวเลขของตำแหน่งปลายทางที่เกี่ยวข้องกับ stage
บนพื้นฐานของค่าตัวเลขนี้อุปกรณ์สวิทช์จะสร้างทางเดินไปยัง stage ต่อไป ข้อได้เปรียบของกลไก self routing คือสามารถใช้เป็นเครื่องมือในฮาร์ดแวร์ และกลไกนี้ยังต้องการควบคุมจากส่วนกลาง (Central Control) สำหรับตั้งค่าเริ่มต้นของ Virtual Connection หน้าที่การเลือกเส้นทางและการสวิทช์จะกระจายครอบคลุมอุปกรณ์สวิทช์ทั้งหมด และสามารถทำในลักษณะขนานได้
ดังนั้น ATM สวิทช์นี้สามารถรวมตามการแบ่งแยกประเภทได้คือ (1) statistical link คือการติดต่อทั่ว ๆ ไป อาจจะผ่านลิงค์เดียวกัน (2) การกระจายการควบคุม ยกเว้นการจัดระบบเริ่มต้นของ virtual connection ซึ่งใช้การควบคุมจากส่วนกลาง (3) Space-Division (4) อินพุท เอาท์พุท อินพุท/เอาท์พุท การใช้บัฟเฟอร์ร่วมกันหรือไม่มีบัฟเฟอร์โดยขึ้นอยู่กับที่ตั้งของบัฟเฟอร์ (5) เกิดการบล็อกเพราะมีเซลล์ ATM มากกว่า 2 เซลล์ที่ไม่สามารถผ่านลิงค์ภายในได้ในเวลาเดียวกัน (6) multistage เพราะทางเดินถูกกระทำใน S ครั้งสัมพันธ์กับจำนวน stage (s) ภายใน Banyan สวิทช์


เขียนโดย : ณรงค์ โชติสัมฤทธิ์
ที่ปรึกษา : ดร.อานนท์ ทับเที่ยง
นิตยสาร Telecom ฉบับเดือนเมษายน 2538
Last update : 16/07/1999